(19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-48354

(43)公開日 平成5年(1993)2月26日

(51)Int.Cl.⁵

識別記号

庁内整理番号

技術表示箇所

H 0 3 G 3/10 H01L 27/06

A 7239-5 J

7342 - 4M

H01L 27/06 102 F

FI

審査請求 未請求 請求項の数6(全19頁)

(21)出願番号

特願平3-206889

(22)出顧日

平成3年(1991)8月19日

(71)出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 國久 武人

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 堺 幸雄

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72) 発明者 八幡 和宏

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 弁理士 宮井 暎夫


最終頁に続く

(54) 【発明の名称】 利得制御回路および半導体装置

(57)【要約】

十分な利得および安定した直流バイアスを同 【目的】 時に得ることができ、低3次相互変調歪積特性を有した 利得制御回路および半導体装置を提供する。

同じマスクパターンを有し同じプロセス条件 【構成】 で作成したTr1、Tr2およびTr3により、安定な 直流バイアスを得、外付け回路部品として高周波接地用 コンデンサ(図示せず)を高周波接地端子400と接地 端子500との間に接続し、利得制御端子300の印加 電圧すなわちTr4のゲート電圧を制御することにより 増幅器であるTr2の側路インピーダンスを変化させる ことによって、利得を制御する。



【特許請求の範囲】

【請求項1】 能動負荷として用いる第1の電界効果型トランジスタ(以下「FET」という。)と、この第1のFETと同じマスクパターンを有し同じプロセス条件で作成された増幅器として用いる第2のFETと、前記第1のFETおよび前記第2のFETと同じマスクパターンを有し同じプロセス条件で作成された定電流源として用いる第3のFETと、可変能動負荷として用いる第4のFETと、バイアス設定用ダンピング抵抗と、高周波接地用コンデンサとを有し、

前記第1のFETのドレイン電極を電源に接続し、前記 第1のFETのソース電極およびゲート電極を前記第2 のFETのドレイン電極に接続し、前記バイアス設定用 ダンピング抵抗を前記第2のFETのゲート電極とソー ス電極との間に接続し、前記第2のFETのソース電極 を前記第3のFETのドレイン電極および前記第4のF ETのドレイン電極に接続し、前記第3のFETのゲー ト電極およびソース電極を接地し、前記高周波接地用コ ンデンサを前記第4のFETのソース電極と接地との間 に接続し、

かつ、前記第2のFETのゲート電極を入力端子とし、 前記第2のFETのドレイン電極を出力端子とし、前記 第4のFETのゲート電極を利得制御端子とし、前記利 得制御端子への印加電圧を変化させることによって増幅 器となる前記第2のFETの利得を変化させるようにし た利得制御回路。

【請求項2】 能動負荷として用いる第1の電界効果型トランジスタ(以下「FET」という。)と、この第1のFETと同じマスクパターンを有し同じプロセス条件下で作成された増幅器として用いる第2のFETと、可変能動負荷として用いる第3のFETと、バイアス設定用ダンピング抵抗と、チョークコイルと、高周波接地用コンデンサとを有し、

前記第1のFETのドレイン電極を電源に接続し、前記 第1のFETのゲート電極およびソース電極を前記第3 のFETのドレイン電極に接続し、前記高周波接地用コ ンデンサを前記第1のFETのソースと接地または電源 との間に接続し、前記第3のFETのソース電極を前記 第2のFETのドレイン電極に接続し、

前記チョークコイルを前記第3のFETのドレイン電極とソース電極との間に接続し、前記バイアス設定用ダンピング抵抗を前記第2のFETのゲート電極と接地との間に接続し、前記第2のFETのゲート電極を入力端子とし、かつ、前記第2のFETのゲート電極を入力端子とし、前記第2のFETのゲート電極を出力端子とし、前記第3のFETのゲート電極を利得制御端子とし、この利得制御端子の印加電圧を変化させることによって増幅器となる前記第2のFETの利得を変化させるようにした利得制御回路。

【請求項3】 能動負荷として用いる第1の電界効果型

トランジスタ(以下「FET」という。)と、この第1 のFETと同じマスクパターンを有し同じプロセス条件 で作成された増幅器として用いる第2のFETと、可変 能動負荷として用いる第3のFETと、バイアス設定用 ダンピング抵抗と、結合コンデンサとを有し、

2

前記第1のFETのドレイン電極を電源に接続し、前記 第1のFETのソース電極およびゲート電極を前記第2 のFETのドレイン電極に接続し、前記第2のFETの ゲート電極と接地との間に前記バイアス設定用ダンピン 10 グ抵抗を接続し、前記第2のFETのソース電極を接地 し、前記第3のFETのドレイン電極を前記第2のFE Tのドレイン電極に接続し、前記結合コンデンサを前記 第3のFETのソース電極および前記第2のFETのゲート電極に接続し、

かつ、前記第2のFETのゲート電極を入力端子とし、 前記第2のFETのドレイン電極を出力端子とし、前記 第3のFETのゲート電極を利得制御端子とし、この利 得制御端子の印加電圧を変化させることによって増幅器 となる前記第2のFETの利得を変化させるようにした 20 利得制御回路。

【請求項4】 能動負荷として用いる第1の電界効果型トランジスタ(以下「FET」という。)と、この第1のFETと同じマスクパターンを有し同じプロセス条件で作成された増幅器として用いる第2のFETと、前記第1のFETおよび前記第2のFETと同じマスクパターンを有し同じプロセス条件で作成された定電流源として用いる第3のFETと、可変能動負荷として用いる第4のFETと、ソースフォロアとして用いる第5のFETと、定電流源として用いる第6のFETと、バイアス設定用ダンピング抵抗と、利得クランプ用抵抗と、電流クランプ用抵抗とを有し、

前記第1のFETのドレイン電極を電源端子に接続し、 前記第1のFETのソース電極およびゲート電極を前記 第2のFETのドレイン電極に接続し、前記バイアス設 定用ダンピング抵抗を前記第2のFETのゲート電極と ソース電極との間に接続し、前記第2のFETのソース 電極を前記第3のFETのドレイン電極および第4のF ETのドレイン電極に接続し、前記第3のFETのゲー ト電極およびソース電極を接地端子に接続し、前記利得 クランプ用抵抗を前記第4のFETのドレイン電極とソ ース電極との間に接続し、前記電流クランプ用抵抗を前 記第4のFETのゲート電極と利得制御端子との間に接 続し、前記第5のFETのドレイン電極を電源端子に接 続し、前記第5のFETのゲート電極を前記第2のFE Tのドレイン電極に接続し、前記第5のFETのソース 電極を前記第6のFETのドレイン電極に接続し、前記 第6のFETのゲート電極およびソース電極を前記接地 端子に接続し、

かつ、前記第2のFETのゲート電極を入力端子とし、 前記第5のFETのソース電極を出力端子とし、前記第 4のFETのソース電極を高周波接地端子とし、この高 周波接地端子と接地または電源などの高周波接地点との 間に高周波接地用コンデンサを外付けし、前記利得制御 端子の印加電圧を変化させることによって増幅器となる 前記第2のFETの利得を変化させるようにした半導体 装置。

【請求項5】 能動負荷として用いる第1の電界効果型トランジスタ(以下「FET」という。)と、この第1のFETと同じマスクパターンを有し同じプロセス条件で作成された増幅器として用いる第2のFETと、可変能動負荷として用いる第3のFETと、ソースフォロアとして用いる第4のFETと、定電流源として用いる第5のFETと、バイアス設定用ダンピング抵抗と、電流クランプ用抵抗とを有し、

前記第1のFETのドレイン電極を電源端子に接続し、 前記第1のFETのゲート電極およびソース電極を前記 第3のFETのドレイン電極に接続し、前記第1のFE Tのソース電極を高周波接地端子に接続し、前記電流ク ランプ用抵抗を前記第3のFETゲート電極と利得制御 端子との間に接続し、前記第3のFETのソース電極を 前記第2のFETのドレイン電極に接続し、前記第3の FETのソース電極を前記チョークコイル用端子に接続 し、前記バイアス設定用ダンピング抵抗を前記第2のF ETのゲート電極と接地端子との間に接続し、前記第2 のFETのソース電極を前記接地端子に接続し、前記第 4のFETのドレイン電極を電源端子に接続し、前記第 2のFETのドレイン電極を前記第4のFETのゲート 電極に接続し、前記第4のFETのソース電極を前記第 5のFETのドレイン電極に接続し、前記第5のFET のゲート電極およびソース電極を接地端子に接続し、 かつ、前記第2のFETのゲート電極を入力端子とし、 前記第4のFETのソース電極を出力端子とし、前記高 周波接地用コンデンサを前記高周波接地端子と接地また は電源などの高周波接地点との間に外付けし、前記チョ ークコイルを前記高周波接地端子と前記チョークコイル 用端子との間に外付けし、前記利得制御端子の印加電圧 を変化させることによって増幅器となる第2のFETの 利得を変化させるようにした半導体装置。

【請求項6】 能動負荷として用いる第1の電界効果型トランジスタ(以下「FET」という。)と、この第1のFETと同じマスクパターンを有し同じプロセス条件で作成された増幅器として用いる第2のFETと、可変能動負荷として用いる第3のFETと、ソースフォロアとして用いる第4のFETと、定電流源として用いる第5のFETと、バイアス設定用ダンピング抵抗と、利得クランプ用抵抗と、電流クランプ用抵抗とを有し、前記第1のFETのドレイン電極を電源端子に接続し、前記第1のFETのドレイン電極を電源端子に接続し、

前記第1のFETのドレイン電極を電源端子に接続し、 前記第1のFETのゲート電極およびソース電極を前記 第2のFETのドレイン電極に接続し、前記第2のFE Tのゲート電極と接地端子との間に前記バイアス設定用 極を前記接地端子に接続し、前記第3のFETのドレイン電極を前記第2のFETのドレイン電極に接続し、前記利得クランプ用抵抗を前記第3のFETのドレイン電極とソース電極との間に接続し、前記第3のFETのソース電極を結合コンデンは用機スと接続し、前記第3のFETのソ

4

ダンピング抵抗を接続し、前記第2のFETのソース電

一ス電極を結合コンデンサ用端子に接続し、前記電流クランプ用抵抗を前記第3のFETのゲート電極と前記利得制御端子との間に接続し、前記第4のFETのドレイン電極を前記電源端子に接続し、前記第2のFETのドレイン電極を前記電源端子に接続し、前記第2のFETのドレイン電極を前記第4のFETのゲート電極に接続し、

前記第4のFETのソース電極を前記第5のFETのドレイン電極に接続し、前記第5のFETのゲート電極およびソース電極を接地端子に接続し、

かつ、前記第2のFETのゲート電極を入力端子とし、 前記第4のFETのソース電極を出力端子とし、前記結 合コンデンサを前記結合コンデンサ用端子と入力端子と の間に外付けし、前記利得制御端子の印加電圧を変化さ せることによって増幅器となる第2のFETの利得を変 化させるようにした半導体装置。

20 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明はTVチューナなどに用いられるGaAsMESFETを用いた利得制御回路および半導体装置に関するものである。

[0002]

【従来の技術】従来、TVチューナなどに用いられる利得制御回路としては、PINダイオードによる減衰器と固定利得の増幅器とを組み合わせて利得を制御するものやデュアルゲートFETの動作点を変えて利得を制御するものがあった。しかし、PINダイオードについては、現在、GaAsで安定な特性を有するPIN構造の製作が困難であるため実用上問題がある。また、デュアルゲートFETを用いる利得制御回路は、動作点の変化によってドレイン電流(以下「IDS」という。)が変化するため、例えば、IEEE Transactions on Consumer Electronics, Vol. 53, No. 3, AUGUST 1989 に示されているように、直流バイアスを安定化し利得制御電圧による利得制御回路全体の消費電流変動を安定化するための回路が別に必要であった。

40 [0003]

【発明が解決しようとする課題】利得制御回路を構成するためにG a A s ME S F E T のように I DSのばらつきが大きいデバイスを集積した半導体装置においては、ソース接地増幅器のドレイン電極と電源との間に抵抗負荷を用いると、I DSのばらつきにより電圧降下量が変動することによって、ドレイン電極の直流バイアスが変動する。一方、十分な利得が必要な場合、ドレイン負荷抵抗を大きくする必要があるが、これにより、ドレイン電極の直流バイアスがより大きな変動を生じることとなる。 50 従って、従来の半導体装置では、電源電圧が小さい場合 に、電界効果型トランジスタを飽和領域で動作させるの に十分なドレイン・ソース間電圧VDSを設定し、かつ、 十分な利得および安定な直流バイアスを同時に得ること は困難であるという問題があった。

【0004】また、利得制御回路に対しては、利得制御 電圧を設定するのに特別な電源を必要とせず、さらに負 電圧を与える電源も必要としない回路構成が汎用性の点 で望まれているが、このような回路を実現するために は、最大利得を与える電圧から最小利得を与える電圧の 範囲が、利得制御回路の電源電圧から接地電圧の範囲内 であることが必要となり、従来の利得制御回路では不可 能であった。

【0005】この発明の目的は、上記問題点に鑑み、十 分な利得および安定した直流バイアスを同時に得ること ができ、低3次相互変調歪積特性を有した利得制御回路 および半導体装置を提供することである。

[0006]

【課題を解決するための手段】請求項1記載の利得制御 回路は、能動負荷として用いる第1の電界効果型トラン ジスタ(以下「FET」という。)と、この第1のFE Tと同じマスクパターンを有し同じプロセス条件で作成 された増幅器として用いる第2のFETと、第1のFE Tおよび第2のFETと同じマスクパターンを有し同じ プロセス条件で作成された定電流源として用いる第3の FETと、可変能動負荷として用いる第4のFETと、 バイアス設定用ダンピング抵抗と、高周波接地用コンデ ンサとを有し、第1のFETのドレイン電極を電源に接 続し、第1のFETのソース電極およびゲート電極を第 2のFETのドレイン電極に接続し、バイアス設定用ダ ンピング抵抗を第2のFETのゲート電極とソース電極 との間に接続し、第2のFETのソース電極を第3のF ETのドレイン電極および第4のFETのドレイン電極 に接続し、第3のFETのゲート電極およびソース電極 を接地し、高周波接地用コンデンサを第4のFETのソ ース電極と接地との間に接続し、かつ、第2のFETの ゲート電極を入力端子とし第2のFETのドレイン電極 を出力端子とし、第4のFETのゲート電極を利得制御 端子とし、利得制御端子への印加電圧を変化させること によって増幅器となる第2のFETの利得を変化させる ようにしたものである。

【0007】請求項2記載の利得制御回路は、能動負荷 として用いる第1の電界効果型トランジスタ(以下「F ET」という。)と、この第1のFETと同じマスクパ ターンを有し同じプロセス条件下で作成された増幅器と して用いる第2のFETと、可変能動負荷として用いる 第3のFETと、バイアス設定用ダンピング抵抗と、チ ョークコイルと、高周波接地用コンデンサとを有し、第 1のFETのドレイン電極を電源に接続し、第1のFE Tのゲート電極およびソース電極を第3のFETのドレ イン電極に接続し、高周波接地用コンデンサを第1のF

ETのソースと接地または電源との間に接続し、第3の FETのソース電極を第2のFETのドレイン電極に接 続し、チョークコイルを第3のFETのドレイン電極と ソース電極との間に接続し、バイアス設定用ダンピング 抵抗を第2のFETのゲート電極と接地との間に接続 し、第2のFETのソース電極を接地し、かつ、第2の FETのゲート電極を入力端子とし、第2のFETのド レイン電極を出力端子とし、第3のFETのゲート電極

6

を利得制御端子とし、この利得制御端子の印加電圧を変 化させることによって増幅器となる第2のFETの利得 を変化させるようにしたものである。 【0008】請求項3記載の利得制御回路は、能動負荷

として用いる第1の電界効果型トランジスタ(以下「F ET」という。)と、この第1のFETと同じマスクバ ターンを有し同じプロセス条件で作成された増幅器とし て用いる第2のFETと、可変能動負荷として用いる第 3のFETと、バイアス設定用ダンピング抵抗と、結合 コンデンサとを有し、第1のFETのドレイン電極を電 源に接続し、第1のFETのソース電極およびゲート電 極を第2のFETのドレイン電極に接続し、第2のFE Tのゲート電極と接地との間にバイアス設定用ダンピン グ抵抗を接続し、第2のFETのソース電極を接地し、 第3のFETのドレイン電極を第2のFETのドレイン 電極に接続し、結合コンデンサを第3のFETのソース 電極および第2のFETのゲート電極に接続し、かつ、 第2のFETのゲート電極を入力端子とし、第2のFE Tのドレイン電極を出力端子とし、第3のFETのゲー ト電極を利得制御端子とし、この利得制御端子の印加電 圧を変化させることによって増幅器となる第2のFET の利得を変化させるようにしたものである。

【0009】請求項4記載の半導体装置は、能動負荷と して用いる第1の電界効果型トランジスタ(以下「FE T」という。)と、この第1のFETと同じマスクパタ ーンを有し同じプロセス条件で作成された増幅器として 用いる第2のFETと、第1のFETおよび第2のFE Tと同じマスクパターンを有し同じプロセス条件で作成 された定電流源として用いる第3のFETと、可変能動 負荷として用いる第4のFETと、ソースフォロアとし て用いる第5のFETと、定電流源として用いる第6の 40 FETと、バイアス設定用ダンピング抵抗と、利得クラ ンプ用抵抗と、電流クランプ用抵抗とを有し、第1のF ETのドレイン電極を電源端子に接続し、第1のFET のソース電極およびゲート電極を第2のFETのドレイ ン電極に接続し、バイアス設定用ダンピング抵抗を第2 のFETのゲート電極とソース電極との間に接続し、第 2のFETのソース電極を第3のFETのドレイン電極 および第4のFETのドレイン電極に接続し、第3のF ETのゲート電極およびソース電極を接地端子に接続 し、利得クランプ用抵抗を第4のFETのドレイン電極

とソース電極との間に接続し、電流クランプ用抵抗を第

4のFETのゲート電極と利得制御端子との間に接続し、第5のFETのドレイン電極を電源端子に接続し、第5のFETのゲート電極を第2のFETのドレイン電極に接続し、第5のFETのソース電極を第6のFETのドレイン電極に接続し、第6のFETのゲート電極およびソース電極を接地端子に接続し、かつ、第2のFETのゲート電極を入力端子とし、第5のFETのソース電極を出力端子とし、第4のFETのソース電極を出力端子とし、第4のFETのソース電極を高周波接地端子とと接地または電源などの高周波接地点との間に高周波接地用コンデンサを外付けし、利得制御端子の印加電圧を変化させることによって増幅器となる第2のFETの利得を変化させるようにしたものである。

【0010】請求項5記載の半導体装置は、能動負荷と して用いる第1の電界効果型トランジスタ(以下「FE T」という。)と、この第1のFETと同じマスクパタ ーンを有し同じプロセス条件で作成された増幅器として 用いる第2のFETと、可変能動負荷として用いる第3 のFETと、ソースフォロアとして用いる第4のFET と、定電流源として用いる第5のFETと、バイアス設 定用ダンピング抵抗と、電流クランプ用抵抗とを有し、 第1のFETのドレイン電極を電源端子に接続し、第1 のFETのゲート電極およびソース電極を第3のFET のドレイン電極に接続し、第1のFETのソース電極を 高周波接地端子に接続し、電流クランプ用抵抗を第3の FETゲート電極と利得制御端子との間に接続し、第3 のFETのソース電極を第2のFETのドレイン電極に 接続し、第3のFETのソース電極をチョークコイル用 端子に接続し、バイアス設定用ダンピング抵抗を第2の FETのゲート電極と接地端子との間に接続し、第2の FETのソース電極を接地端子に接続し、第4のFET のドレイン電極を電源端子に接続し、第2のFETのド レイン電極を第4のFETのゲート電極に接続し、第4 のFETのソース電極を第5のFETのドレイン電極に 接続し、第5のFETのゲート電極およびソース電極を 接地端子に接続し、かつ、第2のFETのゲート電極を 入力端子とし、第4のFETのソース電極を出力端子と し、高周波接地用コンデンサを高周波接地端子と接地ま たは電源などの高周波接地点との間に外付けし、チョー クコイルを高周波接地端子とチョークコイル用端子との 間に外付けし、利得制御端子の印加電圧を変化させるこ とによって増幅器となる第2のFETの利得を変化させ るようにしたものである。

【0011】請求項6記載の半導体装置は、能動負荷として用いる第1の電界効果型トランジスタ(以下「FET」という。)と、この第1のFETと同じマスクパターンを有し同じプロセス条件で作成された増幅器として用いる第2のFETと、可変能動負荷として用いる第3のFETと、ソースフォロアとして用いる第4のFETと、定電流源として用いる第5のFETと、バイアス設

8 定用ダンピング抵抗と、利得クランプ用抵抗と、電流ク ランプ用抵抗とを有し、第1のFETのドレイン電極を 電源端子に接続し、第1のFETのゲート電極およびソ ース電極を第2のFETのドレイン電極に接続し、第2 のFETのゲート電極と接地端子との間にバイアス設定 用ダンピング抵抗を接続し、第2のFETのソース電極 を接地端子に接続し、第3のFETのドレイン電極を第 2のFETのドレイン電極に接続し、利得クランプ用抵 抗を第3のFETのドレイン電極とソース電極との間に 接続し、第3のFETのソース電極を結合コンデンサ用 端子に接続し、電流クランプ用抵抗を第3のFETのゲ ート電極と利得制御端子との間に接続し、第4のFET のドレイン電極を電源端子に接続し、第2のFETのド レイン電極を第4のFETのゲート電極に接続し、第4 のFETのソース電極を第5のFETのドレイン電極に 接続し、第5のFETのゲート電極およびソース電極を 接地端子に接続し、かつ、第2のFETのゲート電極を 入力端子とし、第4のFETのソース電極を出力端子と し、結合コンデンサを結合コンデンサ用端子と入力端子 との間に外付けし、利得制御端子の印加電圧を変化させ ることによって増幅器となる第2のFETの利得を変化 させるようにしたものである。

[0012]

【作用】請求項1記載の構成によれば、直流バイアスおよび高周波特性について次のような作用を得ることができる。まず、直流バイアスについて説明する。第1のFET,第2のFETおよび第3のFETは、同じマスクパターンを有し同じプロセス条件で作成したものであるため、同じ特性が得られる。

0 【0013】そこで、第2のFETのゲートリーク電流によるバイアス設定用ダンピング抵抗での電圧降下が十分小さくなるようにバイアス設定用ダンピング抵抗の抵抗値を設定し、利得制御端子から第4のFETのゲート電極を介して第3のFETに流出入する電流が、第3のFETの最大飽和ドレイン電流より十分小さくなるように第3のFETの最大飽和ドレイン電流を設定する。

【0014】これにより、第1のFET,第2のFET および第3のFETには等しく第3のFETの最大飽和ドレイン電流が流れ、第1のFET,第2のFETおよび第3のFETのドレイン・ソース間電圧はすべて等しくなり、かつ、ゲート・ソース間電圧もすべて等しくなるように自己バイアスされる。したがって、最大飽和ドレイン電流とは無関係に、出力端子電圧は電源電圧の2/3となり、第2のFETのソース電圧は電源電圧の1/3となり、安定した直流バイアスを得ることができる。

【0015】次に、高周波特性について説明する。増幅器となる第2のFETのソース電極と接地との間のインピーダンスは、第4のFETのドレイン入力インピーダンスが支配的となる。この第4のFETのドレイン入力

10 る。

インピーダンスは、ゲート・ドレイン間電圧の値により変化させることができる。したがって、第4のFETのゲート電圧すなわち利得制御端子の印加電圧を制御することにより、第2のFETのソース電極および接地間のインピーダンスを変化させることができ、利得制御が可能となる。

【0016】また、能動負荷である第1のFETは、ソース電極およびゲート電極に同じ信号が入力されて高インピーダンスを有するため、増幅器となる第2のFETは十分な利得を得ることができ、しかも抵抗負荷と比較してドレイン電流による電圧降下が小さいため、直流バイアスに変動を与えることがない。請求項2記載の構成によれば、直流バイアスおよび高周波特性について次のような作用を得ることができる。

【0017】まず、直流バイアスについて説明する。第 1のFETおよび第2のFETは同じマスクパターンを 有し同じプロセス条件で作成したものであるため、同じ 特性が得られる。そこで、第2のFETのゲートリーク 電流によるバイアス設定用ダンピング抵抗での電圧降下 が十分小さくなるようにバイアス設定用ダンピング抵抗 の抵抗値を設定し、利得制御端子から第3のFETのゲート電極を介して第2のFETに流出入する電流が第2 のFETの最大飽和ドレイン電流より十分小さくなるよ うに第2のFETの最大飽和ドレイン電流を設定する。

【0018】これにより、第1のFETおよび第2のFETには等しく第2のFETの最大飽和電流が流れ、第1のFETおよび第2のFETのドレイン・ソース間電圧は等しくなり、かつ、ゲート・ソース間電圧も等しくなるように自己バイアスされる。したがって、最大飽和ドレイン電流とは無関係に、出力端子の電圧は電源電圧の1/2となり、安定した直流バイアスを得ることができる。

【0019】次に、高周波特性について説明する。増幅器である第2のFETのドレイン電極と高周波接地点である電源との間のインピーダンスは、第3のFETのソース入力インピーダンスが支配的になる。この第3のFETのソース入力インピーダンスは、ゲート・ソース間電圧の値により変化する。従って、第3のFETのゲート電圧すなわち利得制御端子の印加電圧を制御することにより、第2のFETのドレイン負荷のインピーダンスが変化させることができ、利得制御が可能となる。

【0020】また、能動負荷である第1のFETは、ソース電極およびゲート電極に同じ信号が入力されて高インピーダンスを有するため、増幅器である第2のFETは十分な利得を得ることができ、しかも抵抗負荷と比較してドレイン電流による電圧降下が小さいため、直流バイアスに変動を与えることがない。請求項3記載の構成によれば、直流バイアスおよび高周波特性について次のような作用を得ることができる。

【0021】まず、直流バイアスについて説明する。第

1のFETおよび第2のFETは同じマスクパターンを 有し同じプロセス条件で作成したものであるため、同じ 特性が得られる。そこで第2のFETのゲートリーク電 流によるバイアス設定用ダンピング抵抗での電圧降下が 十分小さくなるようにバイアス設定用ダンピング抵抗の 抵抗値を設定し、利得制御端子から第3のFETのゲー ト電極を介して、第2のFETに流出入する電流が、第 2のFETの最大飽和ドレイン電流を設定す

10

【0022】これにより、第1のFETおよび第2のFETには等しく第2のFETの最大飽和ドレイン電流が流れ、第1のFETおよび第2のFETのドレイン・ソース間電圧は等しく、かつ、ゲート・ソース間電圧も等しくなるように自己バイアスされる。したがって、最大飽和ドレイン電流とは無関係に、出力端子の電圧は電源電圧の1/2になり、安定した直流バイアスを得ることができる。

【0023】次に、高周波特性について説明する。増幅器である第2のFETのドレイン電極とゲート電極との間の帰還インピーダンスは、第3のFETのドレイン・ソース間インピーダンスが支配的になる。この第3のFETのドレイン・ソース間インピーダンスは、ゲート・ソース間電圧により変化する。従って、第3のFETのゲート電圧すなわち利得制御端子の印加電圧を制御することにより、第2のFETのドレイン電極からゲート電極への帰還量が変化させることができ、利得制御が可能となる。

【0024】また、能動負荷である第1のFETは、ソ 30 一ス電極およびゲート電極に同じ信号が入力されて高インピーダンスを有するため、増幅器である第2のFET は十分な利得を得ることができ、しかも抵抗負荷と比較 してドレイン電流による電圧降下が小さいため、直流バイアスに変動を与えることがない。請求項4記載の構成 によれば、直流バイアスおよび高周波特性について次の ような作用を得ることができる。

【0025】直流バイアスについては、請求項1記載の発明と同様に、第1のFET, 第2のFETおよび第3のFETには等しく第3のFETの最大飽和ドレイン電流が流れ、第1のFET, 第2のFETおよび第3のFETのドレイン・ソース間電圧はすべて等しくなり、かつ、ゲート・ソース間電圧もすべて等しくなるように自己バイアスされる。したがって、最大飽和ドレイン電流とは無関係に、出力端子電圧は電源電圧の2/3となり、第2のFETのソース電圧は電源電圧の1/3となり、第2のFETのソース電圧は電源電圧の1/3となり、安定した直流バイアスを得ることができる。

【0026】また、高周波特性については、請求項1記載の発明と同様に、増幅器となる第2のFETのソース電極と接地との間のインピーダンスは、第4のFETのドレイン入力インピーダンスが支配的となり、この第4

のFETのドレイン入力インピーダンスは、ゲート・ドレイン間電圧の値により変化させることができる。したがって、第4のFETのゲート電圧すなわち利得制御端子の印加電圧を制御することにより、第2のFETのソース電極および接地間のインピーダンスを変化させることができ、利得制御が可能となる。また、能動負荷である第1のFETは、ソース電極およびゲート電極に同じ信号が入力されて高インピーダンスを有するため、増幅器となる第2のFETは十分な利得を得ることができ、しかも抵抗負荷と比較してドレイン電流による電圧降下が小さいため、直流バイアスに変動を与えることがない。

【0027】また、第4のFETのドレイン電極とソース電極との間に接続した利得クランプ用抵抗により、側路インピーダンスが大きくなりすぎることにより生じる3次相互変調歪特性の劣化を防止することができる。また、第4のFETのゲート電極と利得制御端子との間に接続した電流クランプ用抵抗は、直流的には、第4のFETのゲート電位を低下させ、また、高周波的には第4のFETのドレイン・ゲート容量を介して利得制御端子に漏洩する信号を阻害するため、直流バイアスの変動を容易に抑えることができ、フォアード電流によるゲート破壊を回避することができ、周波数特性を改善することができる。

【0028】請求項5記載の構成によれば、直流バイアスおよび高周波特性について次のような作用を得ることができる。直流バイアスについては、請求項2記載の発明と同様に、第1のFETおよび第2のFETには等しく第2のFETの最大飽和電流が流れ、第1のFETおよび第2のFETのドレイン・ソース間電圧は等しくなり、かつ、ゲート・ソース間電圧も等しくなるように自己バイアスされる。したがって、最大飽和ドレイン電流とは無関係に、出力端子の電圧は電源電圧の1/2となり、安定した直流バイアスを得ることができる。

【0029】また、高周波特性については、請求項2記載の発明と同様に、増幅器である第2のFETのドレイン電極と高周波接地点である電源との間のインピーダンスは、第2のFETのソース入力インピーダンスが支配的になる。この第2のFETのソース入力インピーダンスは、ゲート・ソース間電圧の値により変化する。従って、第2のFETのゲート電圧すなわち利得制御端子の印加電圧を制御することにより、第2のFETのドレイン負荷のインピーダンスが変化させることができ、利得制が可能となる。また、能動負荷である第1のFETは、ソース電極およびゲート電極に同じ信号が入力されて高インピーダンスを有するため、増幅器となる第2のFETは十分な利得を得ることができ、しかも抵抗負荷と比較してドレイン電流による電圧降下が小さいため、直流バイアスに変動を与えることがない。

【0030】また、第3のFETと利得制御端子との間

に接続した電流クランプ用抵抗は、直流的には、第3の FETのゲート電位を低下させ、高周波的には、第3の FETのソース・ゲート容量を介して利得制御端子に漏 洩する信号を阻害するため、直流バイアスの変動を容易 に抑えることができ、フォアード電流によるゲート破壊 を回避することができ、周波数特性を改善することがで きる。

12

【0031】請求項6記載の構成によれば、直流バイアスおよび高周波特性について次のような作用を得ることができる。直流バイアスについては、請求項3記載の発明と同様に、第1のFETおよび第2のFETには等しく第2のFETの最大飽和ドレイン電流が流れ、第1のFETおよび第2のFETのドレイン・ソース間電圧は等しく、かつ、ゲート・ソース間電圧も等しくなるように自己バイアスされる。したがって、最大飽和ドレイン電流とは無関係に、出力端子の電圧は電源電圧の1/2になり、安定した直流バイアスを得ることができる。

【0032】また、髙周波特性については、請求項3記 載の発明と同様に、増幅器である第2のFETのドレイ ン電極とゲート電極との間の帰還インピーダンスは、第 3のFETのドレイン・ソース間インピーダンスが支配 的になる。この第3のFETのドレイン・ソース間イン ピーダンスは、ゲート・ソース間電圧により変化する。 従って、第3のFETのゲート電圧すなわち利得制御端 子の印加電圧を制御することにより、第2のFETのド レイン電極からゲート電極への帰還量が変化させること ができ、利得制御が可能となる。また、能動負荷である 第1のFETは、ソース電極およびゲート電極に同じ信 号が入力されて高インピーダンスを有するため、増幅器 30 である第2のFETは十分な利得を得ることができ、し かも抵抗負荷と比較してドレイン電流による電圧降下が 小さいため、直流バイアスに変動を与えることがない。 【0033】また、第3のFETのドレイン電極とソー ス電極との間に接続した利得クランプ抵抗により、第2 のFETのドレイン電極からゲート電極への帰還量が小 さくなりすぎることにより生じる3次相互変調歪特性の 劣化を防ぐことができる。また、第3のFETのゲート 電極と利得制御端子との間に接続した電流クランプ用抵 抗は、直流的には、第3のFETのゲート電位を低下さ せ、また、高周波的には第3のFETのドレイン・ゲー ト容量およびドレイン・ソース容量を介して、利得制御 端子に漏洩する信号を阻害するため、直流バイアスの変 動を容易に抑えることができ、フォアード電流によるゲ ート破壊を回避することができ、周波数特性を改善する

[0034]

ことができる。

【実施例】図1はこの発明の第1の実施例の利得制御回路の回路構成図である。図1において、Tr1は能動負荷として用いる第1の電界効果型トランジスタ(以下「FET」という。)、Tr2はTr1と同じマスクパ

ターンを有し同じプロセス条件で作成された増幅器として用いる第2のFET、Tr3は第1のFETおよび第2のFETと同じマスクパターンを有し同じプロセス条件で作成された定電流源として用いる第3のFET、Tr4は可変能動負荷として用いる第4のFET、R1はバイアス設定用ダンピング抵抗、C1は高周波接地用コンデンサ、100は入力端子、200は出力端子、300は利得制御端子である。

【0035】図1に示すように、利得制御回路は、Tr 1のドレイン電極を電源に接続し、Tr1のソース電極 およびゲート電極をTr2のドレイン電極に接続し、バ イアス設定用ダンピング抵抗R1をTr2のゲート電極 とソース電極との間に接続し、Tr2のソース電極をTr3のドレイン電極およびTr4のドレイン電極に接続 し、Tr3のゲート電極およびソース電極を接地し、 高 フを設定して、Tr2のゲート電極を入力 場子100とし、Tr2のドレイン電極を出力端子20 のとし、Tr4のゲート電極を利得制御端子300とし たものであり、利得制御端子300への印加電圧を変化 させることにより増幅器となるTr2の利得を変化させるようにしたものである。

【OO36】まず、直流バイアスについて説明する。T r 1, Tr 2およびTr 3は集積化することにより、ほ とんど同じ特性が得られる。そこで、Tr2のゲートリ ーク電流によるバイアス設定用ダンピング抵抗R1での 電圧降下が十分小さくなるようにバイアス設定用ダンピ ング抵抗R1の抵抗値を設定する。また、利得制御端子 300からTr4のゲート電極を介してTr3に流出入 する電流が、Tr3の最大飽和ドレイン電流(以下「I DSS 」という。)より十分小さくなるようにTr3のI DSS を設定する。これにより、Tr1, Tr2およびT r 3には等しくTr 3の I_{DSS} が流れ、Tr 1, Tr 2 およびTr3のドレイン・ソース間電圧(以下「VDS」 という。)はすべて等しく、かつ、ゲート・ソース間電 圧(以下「VGS」という。)もすべて等しくなるように 自己バイアスされる。したがって、出力端子200の電 圧は電源電圧V_{dd}の2/3、また、Tr2のソース電圧 は電源電圧 V_{dd} の1/3になる。これは上述条件を満た す限り I DSS に無関係に設定される。

【0037】次に、高周波特性について説明する。ソース接地型の増幅器であるTr2のソース電極と接地との間のインピーダンスは、Tr3のドレイン入力インピーダンスおよび高周波接地用コンデンサC1の直列インピーダンスとの並列値となる。Tr3のドレイン入力インピーダンスとは、例えば、ゲート長 $1g=1[\mu m]$ とし、ゲート幅 $wg=250[\mu m]$ とし、閾値電圧Vth=0.4Vとすると、 $700[\Omega]$ 程度と大きい。これに対し、高周波接地用コンデンサC1のインピーダンスは、例え

14

【0038】一方、能動負荷であるTr1は、Yース電極およびゲート電極に同じ信号が入力されるため、700 0 0 程度の高インピーダンスを有する。すなわち、増幅器となるTr2のドレイン負荷は大きく、これにより、十分な利得を得ることができる。また、この負荷を抵抗負荷に置き換えた場合、 $I_{DSS}=10\,\mathrm{mA}$ に対してTVもの電圧降下を生じるが、上述のように能動負荷としてTr1を使用することにより、2 V 程度の電位差で実現することができる。これにより、直流バイアスの変動を防止できる。

【0039】ここで、図7および図8を参照しながら、図1に示す第1の実施例の利得制御回路における出力端子バイアスの最大飽和ドレイン電流依存性と、利得の利得制御電圧依存性とについて述べる。図7はこの発明の第1の実施例の利得制御回路における出力端子バイアスの最大飽和ドレイン電流依存性を示す図、図8はこの発明の第1の実施例の利得制御回路における利得の利得制の第1の実施例の利得制御回路における利得の利得制の第1の実施例の利得制御回路における利得の利得制の利得制

[V] とし、利得制御端子300の印加電圧すなわち、利得制御電圧を1.0~1.6 [V] の範囲とし、また、Tr1, Tr2 およびTr3 はゲート幅wg=25 0 [μ m] とし、Tr4 はゲート幅wg=400 [μ m] とした。また、バイアス設定用ダンピング抵抗R1 = 1 [k Ω]、高周波接地用コンデンサC1 = 1000 [μ F]、測定周波数は100 [μ である。

【0040】図7に示すように、最大飽和ドレイン電流

IDSS が 4. 9 [m A] ~ 1 2. 5 [m A] の範囲でバ 40 イアスレベルが 3. 3 [V] で安定することがわかる。 なお、この際、利得制御電圧は 1. 5 [V] とした。また、図 8 に示すように、利得制御電圧が 1. 0 [V] ~ 1. 6 [V] の範囲で + 3 4 [d B] ~ + 5 [d B] の 範囲の利得制御が可能であることがわかる。すなわち、最大利得を与える電圧から最小利得を与える電圧の範囲は、利得制御回路の電源電圧から接地電圧の範囲内となり、これにより、利得制御用の特別な電源は不要となる。なお、この際の最大飽和ドレイン電流 IDSS は 8. 3 [m A] であった。

50 【0041】次に、図2はこの発明の第2の実施例の利

得制御回路の回路構成図である。図2において、Tr11は能動負荷として用いる第1の電界効果型トランジスタ(以下「FET」という。)、Tr12はTr11と同じマスクパターンを有し同じプロセス条件で作成された増幅器として用いる第2のFET、Tr13は可変能動負荷として用いる第3のFET、R11はバイアス設定用ダンピング抵抗、L11はチョークコイル、C11は高周波接地用コンデンサ、100は入力端子、200は出力端子、300は利得制御端子である。

【0042】図2に示すように、利得制御回路は、Tr 11のドレイン電極を電源に接続し、Tr11のゲート 電極およびソース電極をTr13のドレイン電極に接続 し、高周波接地用コンデンサC11を電源とTr11の ソース電極との間に接続し、Tr13のソース電極をT r12のドレイン電極に接続し、チョークコイルL11 をTr13のドレイン電極とソース電極との間に接続 し、バイアス設定用ダンピング抵抗R11をTr12の ゲート電極と接地との間に接続し、Tr12のソース電 極を接地する。そして、Tr12のゲート電極を入力端 子100とし、Tr12のドレイン電極を出力端子20 0とし、Tr13のゲート電極を利得制御端子300と したものであり、利得制御端子の印加電圧を変化させる ことによって増幅器となるTr12の利得を変化させる ようにしたものである。

【0043】まず、直流バイアスについて説明する。 Tr 11 および Tr 12 は集積化することによりほとんど同じ特性が得られる。そこで、 Tr 12 のゲートリーク電流によるバイアス設定用ダンピング抵抗 R 11 での電圧降下が十分小さくなるようにバイアス設定用ダンピング抵抗 R 11 の抵抗値を設定する。また、利得制御端子300 から Tr 13 のゲート電極を介して Tr 12 に流出入する電流が Tr 12 の 1_{DSS} より十分小さくなるように Tr 12 の 1_{DSS} を設定する。これにより、 Tr 11 および Tr 12 には等しく Tr 12 の 1_{DSS} が流れ、 Tr 11 および Tr 12 には等しく Tr 12 の 1_{DSS} が流れ、 Tr 11 および Tr 12 の 1_{DSS} で で 、 1_{DSS} が で 、 1_{DSS} に 無関係に設定される。

00 [Ω] 程度と大きい。また、高周波接地用コンデン サC11のインピーダンスは、例えば1 [GHz] の信 号に対し100[pF]とすると $10[\Omega]$ と小さくな る。これにより、Tr11および高周波接地用コンデン サC11の並列インピーダンスは10 [Ω] 以下とな る。また、チョークコイルL11のインピーダンスは、 1 [GHz] の信号に対し1 [μH] とすると1 [k Ω 〕となる。したがって、全直列値ではTr13のソー ス入力インピーダンスが支配的になる。Tr13のソー 10 ス入力インピーダンスは、 $V_{DS} = 0 V のインピーダンス$ となるが、これはVGSの値により変化し、例えばゲート 長 $1 g = 1 [\mu m]$ とし、ゲート幅 $wg = 400 [\mu]$ m〕とし、閾値電圧Vth=0. 4Vとすると、 $V_{GS}=$ -0. 4 Vから 0 Vの間で 2 5 0 Ωから 2 0 Ωの間を変 化する。従って、Trl3のゲート電圧の制御すること により、Tr12のドレイン負荷のインピーダンスが変 化し利得制御が可能となる。

16

【0045】また、上述のように能動負荷であるTr11は、700Ω程度の高インピーダンスを有する。すな20 わち、増幅器となるTr12のドレイン負荷は大きくなり、これにより、十分な利得を得ることができる。また、この負荷を抵抗負荷に置き換えた場合、I_{DSS} = 10mAに対して7Vもの電圧降下を生じるが、能動負荷としてTr11を使用することにより2V程度の電位差で実現することができる。これにより、直流バイアスの変動を防止できる。

【0046】ここで、図9および図10を参照しながら、図2に示す第2の実施例の利得制御回路における出力端子バイアスの最大飽和ドレイン電流依存性と、利得の利得制御電圧依存性とについて述べる。図9はこの発明の第2の実施例の利得制御回路における出力端子バイアスの最大飽和ドレイン電流依存性を示す図、図10はこの発明の第2の実施例の利得制御回路における利得の利得制御電圧依存性を示す図である。

【0047】なお、電源電圧を5 [V] とし、利得制御端子300の印加電圧すなわち、利得制御電圧を2.0~2.5 [V] の範囲とし、また、Tr11, Tr12およびTr13はゲート幅wg=250 [μ m] とした。また、バイアス設定用ダンピング抵抗R11=1 [$k\Omega$]、C11=1000 [pF]、チョークコイル L11=1 [μ H]、測定周波数は100 [MHz] である。

【0048】図9に示すように、最大飽和ドレイン電流 IDSS が5.1 [mA] ~13.0 [mA] の範囲でバイアスレベルが2.5 [V] で安定することがわかる。なお、この際、利得制御電圧は2.5 [V] とした。図10に示すように、利得制御電圧が2.0 [V] ~2.5 [V] の範囲で+35 [dB] ~+8 [dB] の範囲の利得制御が可能であることがわかる。すなわち、最大50 利得を与える電圧から最小利得を与える電圧の範囲は、

利得制御回路の電源電圧から接地電圧の範囲内となり、 これにより、利得制御用の特別な電源は不要となる。な お、この際、最大飽和ドレイン電流 I_{DSS} は 8.7 [m A] であった。

【0049】なお、上述、第2の実施例では、高周波接 地用コンデンサC11を電源とTr11のソース電極と の間に接続したが、Trllのソース電極および接地間 に接続しても同様の効果を得ることができる。次に、図 3はこの発明の第3の実施例の利得制御回路を示す回路 構成図である。

【0050】図3において、Tr21は能動負荷として 用いる第1の電界効果型トランジスタ(以下「FET」 という。)、Tr22はTr21と同じマスクパターン を有し同じプロセス条件で作成された増幅器として用い る第2のFET、Tr23は可変能動負荷として用いる 第3のFET、R21はバイアス設定用ダンピング抵 抗、C21は結合コンデンサ、100は入力端子、20 0は出力端子、300は利得制御端子である。

【0051】図3に示すように、利得制御回路は、Tr 21のドレイン電極を電源に接続し、Tr21のソース 電極およびゲート電極をTr22のドレイン電極に接続 し、バイアス設定用ダンピング抵抗R1をTr22のゲ ート電極と接地との間に接続し、Tr22のソース電極 を接地し、Tr23のドレイン電極を第2のFETのド レイン電極に接続し、高周波接地用コンデンサC21を Tr23のソース電極およびTr22のゲート電極に接 続する。そして、Tr22のゲート電極を入力端子10 0とし、Tr22のドレイン電極を出力端子200と し、Tr23のゲート電極を利得制御端子300とした ものであり、利得制御端子300の印加電圧を変化させ ることによって増幅器となるTr22の利得を変化させ るようにしたものである。

【OO52】まず、直流バイアスについて説明する。T r21およびTr22は集積化することにより、ほとん ど同じ特性が得られる。そこでTr22のゲートリーク 電流によるバイアス設定用ダンピング抵抗R21での電 圧降下が十分小さくなるようにバイアス設定用ダンピン グ抵抗R21の抵抗値を設定する。また、利得制御端子 300からTr23のゲート電極を介して、Tr22に 流出入する電流が、Tr22のIpss より十分小さくな るようにTr22のIDSS を設定する。これにより、T r21およびTr22には等しくTr22のI_{DSS}が流 れ、Tr21およびTr22のV_{DS}は等しく、かつ、V GSも等しくなるように自己バイアスされる。これによ り、出力端子200の電圧は電源電圧Vddの1/2にな る。これは上述条件を満たす限り I DSS に無関係に設定 される。

【0053】次に、高周波特性について説明する。ソー ス接地型の増幅器であるTr22のドレイン電極とゲー

イン・ソース間インピーダンスと高周波接地用コンデン サC21のインピーダンスとの直列値となるが、高周波 接地用コンデンサC21のインピーダンスは、例えば1 [GHz] の信号に対し100 [pF] とすると10 〔Ω〕と小さいため、Tr23のドレイン・ソース間イ ンピーダンスが支配的になる。Tr23のソース入力イ ンピーダンスは、V_{DS}=0Vのインピーダンスとなる が、これはVGSの値により変化し、例えばゲート長 I g =1 [μ m] とし、ゲート幅wg=400 [μ m] と 10 し、閾値電圧V t h = 0. $4 V と すると、<math>V_{GS} = -0$. **4 V から 0 V の間で 2 5 0 Ω から 2 0 Ω の間を変化す** る。従って、Tr23のゲート電圧の制御することによ り、Tr22のドレイン電極からゲート電極への帰還量 が変化し利得制御が可能となる。

18

【0054】一方、能動負荷であるTr21は、ソース 電極およびゲート電極に同じ信号が入力されるため、7 00Ω程度の高インピーダンスを有する。すなわち、増 幅器となるTr2のドレイン負荷は大きく、これによ り、十分な利得を得ることができる。また、この負荷を 抵抗負荷に置き換えた場合、IDSS = 10mAに対して 7 V もの電圧降下を生じるが能動負荷としてTr 2 1 を 使用することにより2 V程度の電位差で実現することが できる。これにより、直流バイアスの変動を防止するこ とができる。

【0055】ここで、図11および図12を参照しなが ら、図3に示す第3の実施例の利得制御回路における出 力端子バイアスの最大飽和ドレイン電流依存性と、利得 の利得制御電圧依存性とについて述べる。図11はこの 発明の第3の実施例の利得制御回路における出力端子バ 30 イアスの最大飽和ドレイン電流依存性を示す図、図12 はこの発明の第3の実施例の利得制御回路における利得 の利得制御電圧依存性を示す図である。

【0056】なお、電源電圧を5〔V〕とし、利得制御 端子300の印加電圧すなわち、利得制御電圧を2.0 ~2.5 [V] の範囲とし、また、Tr21, Tr22 およびTr23はゲート幅 $wg=250[\mu m]$ とし た。また、バイアス設定用ダンピング抵抗R21=1 〔k Ω〕、結合コンデンサC21=1000〔p F〕、 測定周波数は100〔MHz〕である。

【0057】図11に示すように、最大飽和ドレイン電 流 I DSS が 5. 1 [mA] ~ 1 3. 0 [mA] の範囲で バイアスレベルが 2.5 [V]で安定することがわか る。なお、この際、利得制御電圧は2.5〔V〕とし た。図12に示すように、利得制御電圧2.0[V]~ 2. 5 [V] で+37 [dB] ~-15 [dB] の利得 制御が可能であることがわかる。すなわち、最大利得を 与える電圧から最小利得を与える電圧の範囲は、利得制 御回路の電源電圧から接地電圧の範囲内となり、これに より、利得制御用の特別な電源は不要となる。なお、こ ト電極との間の帰還インピーダンスは、Tr23のドレ 50 の際、最大飽和ドレイン電流 I_{DSS} は 8.7 [mA] で

あった。

【0059】図4に示すように、Tr1のドレイン電極 を電源端子600に接続し、Tr1のソース電極および ゲート電極をTr2のドレイン電極に接続し、バイアス 設定用ダンピング抵抗R1をTr2のゲート電極とソー ス電極との間に接続し、Tr2のソース電極をTr3の ドレイン電極およびTr4のドレイン電極に接続し、T r3のゲート電極およびソース電極を接地端子500に 接続し、利得クランプ用抵抗R2をTr4のドレイン電 極とソース電極との間に接続し、電流クランプ用抵抗R 3をTr4のゲート電極と利得制御端子300との間に 接続し、Tr5のドレイン電極を電源端子600に接続 し、Tr5のゲート電極をTr2のドレイン電極に接続 し、Tr5のソース電極をTr6のドレイン電極に接続 し、Tr6のゲート電極およびソース電極を接地端子5 00に接続する。そして、Tr2のゲート電極を入力端 子100とし、Tr5のソース電極を出力端子200と し、Tr4のソース電極を高周波接地端子400とし、 さらに、高周波接地端子400と、接地端子500もし くは電源端子600などの高周波接地点との間に高周波 接地用コンデンサ(図示せず)を外付けしたものであ り、利得制御端子300の印加電圧を変化させることに より増幅器となるTr3の利得を変化させるようにした ものである。

【0060】このように構成した半導体装置は、図1に 40 示す第1の実施例の利得制御回路から集積化しにくい大容量の高周波接地用コンデンサC1を外付けとし、出力バッファをソースフォロアとなるTr5により構成し、利得クランプ用抵抗R2および電流クランプ用抵抗R3を加えたものである。したがって、第1の実施例の利得回路と同様に、Tr1, Tr2およびTr3の V_{DS} はすべて等しくなるように自己バイアスされる。これにより、 I_{DSS} と無関係に出力端子200の電圧は、電源電圧 V_{dd} の2/3に固定され、また、Tr2のソース電圧は電源電圧 V_{dd} 01/3に固定される。また、Tr40 50

ゲート電圧を制御することにより、Tr3の側路のインピーダンスが変化し利得制御が可能となる。

20

【0061】また、出力端子2000バイアスレベル変動については、 $Tr5はTr6のI_{DSS}$ により駆動されるためこの電流を流す V_{GS} が生じる。この値はTr600 I_{DSS} 変動に依存するが、 V_{GS} の変動に対する I_{DS} の変化は小さく、例えばゲート長 $I_{g}=1$ [μ m]、ゲート幅 $w_{g}=500$ [μ m]、閾値電圧 V_{g} th=0.4V、コンダクタンス g_{g} m=100 [m_{s}] とすると、 T_{s} の I_{DSS} が $10m_{s}$ 変動しても V_{GS} は $0.1V_{s}$ の I_{DSS} が $10m_{s}$ 変動しても V_{GS} は $0.1V_{s}$ の変動しか生じない。これは、 T_{s} 5のゲート電圧が電源電圧 V_{s} ddの2/3 で固定されていることより、 T_{s} 5 および T_{s} 6 を飽和領域で用いるということに関し極めて安定なバイアスレベルである。

【0062】また、利得クランプ用抵抗R2は、側路イ ンピーダンスが大きくなりすぎることにより生じる3次 相互変調歪特性の劣化を防止するためのものである。ま た、電流クランプ用抵抗R3は、次のような2つの働き を有するものである。すなわち、直流的には、利得制御 端子300とTr2のソース電極との差電圧がショット キ障壁より大きくなる場合にTr4のゲートからTr3 に大電流が流れることがあるため、これを防止するため に電流クランプ抵抗R3により電圧降下を生じさせTr 4のゲート電位を下げる。また、高周波的にはTr4の ドレイン・ゲート容量を介して、利得制御端子300に 漏洩する信号を阻害する。従って、電流クランプ用抵抗 R3を挿入することにより、直流バイアスの変動を容易 に抑えることができ、フォアード電流によるゲート破壊 を回避することができ、周波数特性を改善することがで 30 きる。さらに、Tr5はソースフォロアであり広帯域に わたり出力インピーダンスを小さくすることにより、負 荷に安定に電力を供給することができる。

【0063】ここで、図13および図14を参照しながら、図4に示す第1の実施例の半導体装置における利得の利得制御電圧依存性と、3次相互変調歪抑圧比の利得圧縮良依存性とについて述べる。図13はこの発明の第1の実施例の半導体装置における利得の利得制御電圧依存性を示す図、図14はこの発明の第1の実施例の半導体装置における3次相互変調歪抑圧比の利得圧縮量依存を示す図である。

【0064】なお、電源電圧を5 [V] とし、利得制御端子300の印加電圧すなわち、利得制御電圧を1.2~2.0 [V] の範囲とし、また、Tr1, Tr2およびTr3のゲート幅wg=250 [μ m]、Tr4のゲート幅wg=400 [μ m]、Tr5のゲート幅wg=250 [μ m]、Tr6のゲート幅wg=500 [μ m]とした。また、バイアス設定用ダンピング抵抗R1=1 [$k\Omega$]、利得クランプ用抵抗R2=1 $k\Omega$ 、電流クランプ用抵抗R3=10 [$k\Omega$]とした。また、高周波接地用コンデンサは容量1000 [pF]とし、高周

波接地端子400と接地端子500との間に実装した。【0065】図13に示すように、利得制御電圧が1.0 [V]~1.6 [V]の範囲で+24 [dB]~+4 [dB]の範囲の利得制御が可能であることがわかる。すなわち、最大利得を与える電圧から最小利得を与える電圧の範囲は、利得制御回路の電源電圧から接地電圧の範囲内となり、これにより、利得制御用の特別な電源は不要となる。なお、この際、測定周波数を400 [MHz]とし、また、最大飽和ドレイン電流 Ipss は8.3 [mA]であった。

【0066】また、図14に示す3次相互変調歪抑圧比の利得圧縮量依存性において、3次相互変調歪成分は、400 [MHz] および450 [MHz] の2信号を入力レベルー30 [dBm] で入力した場合に発生する350 [MHz] の3次相互変調歪出力成分とし、信号成分は400 [MHz] の信号を-30 [dBm] で入力した場合の出力成分とした。この14図より明らかなように、利得圧縮量15 [dB] まで3次相互変調歪60 [dBc] 以上の性能が得られることがわかる。

【0067】次に、図5はこの発明の第2の実施例の半 導体装置の構成を示す回路図である。図5において、T r 1 1 は能動負荷として用いる第1の電界効果型トラン ジスタ(以下「FET」という。)、Tr12はTr1 1と同じマスクパターンを有し同じプロセス条件で作成 された増幅器として用いる第2のFET、Tr13は可 変能動負荷として用いる第3のFET、Tr14はソー スフォロアとして用いる第4のFET、Tr15は定電 流源として用いる第5のFET、R11はバイアス設定 用ダンピング抵抗、R12は電流クランプ用抵抗、10 0は入力端子、200は出力端子、300は利得制御端 子、400は高周波接地端子、500は接地端子、60 0は電源端子、700はチョークコイル用端子である。 【0068】図5に示すように、半導体装置は、Tr1 1のドレイン電極を電源端子600に接続し、Tr11 のゲート電極およびソース電極をTr13のドレイン電 極に接続し、Tr11のソース電極を高周波接地端子4 ○ ○ に接続し、電流クランプ用抵抗R 1 2 を T r 1 3 の ゲート電極と利得制御端子300との間に接続し、Tr 13のソース電極をTr12のドレイン電極に接続し、 Tr13のソース電極をチョークコイル用端子700に 接続し、利得クランプ用抵抗R11をTr12のゲート 電極と接地端子500との間に接続し、Tr12のソー ス電極を接地端子500に接続し、Tr14のドレイン 電極を電源端子600に接続し、Tr12のドレイン電 極をTr14のゲート電極に接続し、Tr14のソース 電極をTr15のドレイン電極に接続し、Tr15のゲ ート電極およびソース電極を接地端子500に接続す る。そして、Tr12のゲート電極を入力端子100と

し、Tr14のソース電極を出力端子200とする。さ

らに、高周波接地用コンデンサ(図示せず)を高周波接

地端子400と接地端子500もしくは電源端子600などの高周波接地点との間に外付けし、また、チョークコイル(図示せず)を高周波接地端子400とチョークコイル用端子700に外付けしたものである。これにより、利得制御端子300の印加電圧を変化させることにより増幅器となるTr12の利得を変化させる。

22

【0069】このように構成した半導体装置は、図2に示す利得制御回路から集積化しづらい大容量の高周波接地用コンデンサC1およびチョークコイルL11を外付10 けとし、出力バッファをソースフォロアとなるTr14により構成し、電流クランプ用抵抗R12を加えたものである。したがって、第2の実施例の利得制御回路と同様に、Tr11およびTr12のVDSは等しくなるように自己バイアスされる。これにより、IDSSに無関係に出力端子200の電圧は電源電圧Vddの1/2に固定される。また、Tr13のゲート電圧を制御することにより、Tr12の負荷インピーダンスが変化し利得制御が可能となる。

【0070】また、出力端子のバイアスレベル変動につ 20 いては、Tr14はTr15の I_{DSS} により駆動される ためこの電流を流す V_{GS} が生じる。この値はTr15の I_{DSS} 変動に依存するが、 V_{GS} の変動に対する I_{DS} の変 化は小さく、例えばゲート長 $I_{g}=1$ [μ m]、ゲート幅 $w_{g}=500$ [μ m]、閾値電圧 V_{g} th=0.4 V_{g} コンダクタンス g m=100 m S とすると、Tr15 の I_{DSS} が10 m A変動しても V_{GS} は0.1 V_{g} 0の変動しか 生じない。これはTr14のゲート電圧が電源電圧 V_{dd} 01/2で固定されていることよりTr14およびTr15を飽和領域で用いるということに関し極めて安定な 30 バイアスレベルである。

【0071】また、電流クランプ用抵抗R12は、次のような2つの働きを有するものである。すなわち、直流的には、利得制御端子300とTr11のソース電極との差電圧がショットキ障壁より大きくなる場合に、Tr13のゲートからTr12に大電流が流れることがあるため、これを防止するために電流クランプ用抵抗R12により電圧降下を生じさせTr13のゲート電位を下げる。また、高周波的には、Tr13のソース・ゲート容量を介して利得制御端子300に漏洩する信号を阻害する。従って、電流クランプ用抵抗R12をTr13のゲート電極と利得制御端子300との間に挿入することにより、直流バイアスの変動を容易に抑えることができ、フォアード電流によるゲート破壊を回避することができる。周波数特性を改善することができる。

【0072】また、Tr14はソースフォロアであり広帯域にわたり出力インピーダンスを小さくすることにより、負荷に安定に電力を供給することができる。さらに、負荷インピーダンスが大きくなりすぎることにより生じる3次相互変調歪特性の劣化を防ぐため、高周波接50 地端子400とチョークコイル用端子700との間にチ

サ用端子である。

ョークコイルと並列に利得クランプ用抵抗 (図示せず) を挿入することが可能である。

【0073】ここで、図15および図16を参照しながら、図5に示す第2の実施例の半導体装置における利得の利得制御電圧依存性と、3次相互変調歪抑圧比の利得圧縮良依存性とについて述べる。図15はこの発明の第2の実施例の半導体装置における利得の利得制御電圧依存性を示す図、図16はこの発明の第2の実施例の半導体装置における3次相互変調歪抑圧比の利得圧縮量依存性を示す図である。

【0074】なお、電源電圧を5 [V]とし、利得制御端子300の印加電圧すなわち、利得制御電圧を2.0~2.5 [V]の範囲とし、Tr11, Tr12およびTr13はゲート幅 $wg=250[\mu m]$ 、Tr14はゲート幅 $wg=500[\mu m]$ 、Tr15はゲート幅 $wg=500[\mu m]$ 、Tr15はゲート幅 $wg=500[\mu m]$ 、Tr15はゲート幅 $xg=500[\mu m]$ とした。また、電流クランプ用抵抗R11=1 [k xg]とし、バイアス設定用ダンピング抵抗R12=10[k xg]とした。また、外付けの高周波接地用コンデンサは容量1000[pF]とし、高周波接地端子400と接地端子500との間に実装し、手ョークコイルはインダクタンス1 [μ H]とし、高周波接地端子400とチョークコイル用端子700との間に実装した。さらに、利得クランプ用抵抗(図示せず)として1 [k xg]の抵抗を高周波接地端子400とチョークコイル用端子700との間に実装した。

【0075】図15に示すように、利得制御電圧が2.0 [V]~3.0 [V]の範囲で+22 [dB]~+3 [dB]の範囲の利得制御が可能であることがわかる。すなわち、最大利得を与える電圧から最小利得を与える電圧の範囲は、利得制御回路の電源電圧から接地電圧の範囲内となり、これにより、利得制御用の特別な電源は不要となる。なお、この際、測定周波数は400 [MHz]であり、最大飽和ドレイン電流 I DSS は8.9 [mA]であった。

【0076】また、図15に示す3次相互変調歪抑圧比の利得圧縮量依存性において、3次相互変調歪成分は、400 [MHz] および450 [MHz] の2信号を入力レベルー30 [dBm] で入力した場合に発生する350 [MHz] の3次相互変調歪出力成分とし、信号成分は400 [MHz] の信号を-30 [dBm] で入力 40した場合の出力成分とした。この15図より明らかなように、利得圧縮量10 [dB] まで3次相互変調歪60 [dBc] 以上の性能が得られることがわかる。

【0077】次に、図6はこの発明の第3の実施例の半導体装置の構成を示す回路図である。図6において、Tr21は能動負荷として用いる第1の電界効果型トランジスタ(以下、「FET」という。)、Tr22はTr2と同じマスクパターンを有し同じプロセス条件で作成された増幅器として用いる第2のFET、Tr23は可変能動負荷として用いる第3のFET、Tr24はソー 50

スフォロアとして用いる第4のFET、Tr25は定電流源として用いる第5のFET、R21はバイアス設定用ダンピング抵抗、R22は利得クランプ用ダンピング抵抗、R23は電流クランプ用抵抗、100は入力端子、200は出力端子、300は利得制御端子、500は接地端子、600は電源端子、800は結合コンデン

24

【0078】図6に示すように、半導体装置は、Tr2 1のドレイン電極を電源端子600に接続し、Tr21 10 のゲート電極およびソース電極をTr22のドレイン電 極に接続し、Tr22のゲート電極と接地端子500と の間にバイアス設定用ダンピング抵抗R21を接続し、 Tr22のソース電極を接地端子500に接続し、Tr 23のドレイン電極をTr22のドレイン電極に接続 し、電流クランプ用抵抗R22をTr23のドレイン電 極とソース電極との間に接続し、Tr23のソース電極 を結合コンデンサ用端子800に接続し、利得クランプ 用抵抗R23をTr23のゲート電極と利得制御端子3 00との間に接続し、Tr24のドレイン電極を電源端 20 子600に接続し、Tr22のドレイン電極をTr24 のゲート電極に接続し、Tr24のソース電極をTr2 5のドレイン電極に接続し、Tr25のゲート電極およ びソース電極を接地端子500に接続する。そして、T r22のゲート電極を入力端子とし、Tr24のソース 電極を出力端子とする。さらに、結合コンデンサ(図示 せず)を結合コンデンサ用端子800と入力端子100 との間に外付けしたものである。これにより、利得制御 端子300の印加電圧を変化させることにより増幅器と

70 【0079】このように構成した半導体装置は、図3に示す第3の利得制御回路から集積化しづらい大容量の結合コンデンサ21を外付けとし、出力バッファをソースフォロアとなるTr24により構成し、利得クランプ用抵抗R22および電流クランプ用抵抗R23を加えたものである。したがって、第3の実施例の利得制御回路と同様に、Tr21およびTr22のVDSは等しくなるように自己バイアスされる。これにより、IDSSに無関係に、出力端子200の電圧は電源電圧Vddの1/2となる。また、Tr23のゲート電圧の制御することにより、Tr22のドレイン電極からゲート電極への帰還量が変化し利得制御が可能となる。

なるTr22の利得を変化させる。

【0080】また、出力端子200のバイアスレベル変動については、 $Tr24は Tr25のI_{DSS}$ により駆動されるためこの電流を流す V_{GS} が生じる。この値は $Tr250I_{DSS}$ 変動に依存するが、 V_{GS} の変動に対する I_{DS} の変化は小さく、例えばゲート長 $I_{g}=1$ [μ m]、ゲート幅 $w_{g}=500$ [μ m]、閾値電圧 V_{t} h=0.4V、コンダクタンス $g_{m}=100$ [m_{S}] とすると、 $Tr250I_{DSS}$ が $10m_{A}$ 変動しても V_{GS} は0.1Vの変動しか生じない。これは、Tr24のゲート電圧が

電源電圧 V_{dd} の1/2で固定されていることより、 T_r 2 4および T_r 2 5を飽和領域で用いるということに関し極めて安定なバイアスレベルである。

【0081】また、利得クランプ抵抗R22は、Tr2 2のドレイン電極からゲート電極への帰還量が小さくな りすぎることにより生じる3次相互変調歪特性の劣化を 防ぐためものである。また、電流クランプ用抵抗R23 は、次のような2つの働きを有するものである。すなわ ち、直流的には、利得制御端子300とTr23のドレ イン電極との差電圧がショットキ障壁より大きくなる場 合に、Tr23のゲート電極からTr22に大電流が流 れることがあるため、これを防止するために電流クラン プ用抵抗R23により電圧降下を生じさせTr23のゲ ート電位を下げる。また、高周波的にはTr23のドレ イン・ゲート容量およびドレイン・ソース容量を介し て、利得制御端子300に漏洩する信号を阻害する。従 って、電流クランプ用抵抗R23を挿入することにより 直流バイアスの変動を容易に抑えることができ、フォア ード電流によるゲート破壊を回避することができ、周波 数特性を改善することができる。さらに、Tr24はソ ースフォロアであり広帯域にわたり出力インピーダンス を小さくすることにより、負荷に安定に電力を供給する ことができる。

【0082】ここで、図17および図18を参照しながら、図6に示す第3の実施例の半導体装置における利得の利得制御電圧依存性と、3次相互変調歪抑圧比の利得圧縮良依存性とについて述べる。図17はこの発明の第3の実施例の半導体装置における利得の利得制御電圧依存性を示す図、図18はこの発明の第3の実施例の半導体装置における3次相互変調歪抑圧比の利得圧縮量依存30性を示す図である。

【0083】なお、電源電圧を5 [V] とし、利得制御端子300の印加電圧すなわち、利得制御電圧を2.0~3.0 [V] とし、Tr21およびTr22はゲート幅wg=250 [μ m]、Tr23はゲート幅wg=250 [μ m]、Tr24はゲート幅wg=500 [μ m]、Tr25はゲート幅wg=500 [μ m]、Tr25はゲート幅wg=500 [μ m] とした。また、バイアス設定用ダンピング抵抗R21=1 [$k\Omega$]、利得クランプ用抵抗R22=1 [$k\Omega$]、電流クランプ用抵抗R23=10 [$k\Omega$] とした。また、結合コンデンサは容量1000 [pF] とし、結合コンデンサ用端子800と入力端子100との間に実装した。

【0084】図17に示すように、利得制御電圧が2.0 [V]~3.0 [V]の範囲で+14 [dB]~-22 [dB]の範囲の利得制御が可能であることがわかる。すなわち、最大利得を与える電圧から最小利得を与える電圧の範囲は、利得制御回路の電源電圧から接地電圧の範囲内となり、これにより、利得制御用の特別な電源は不要となる。なお、この際、測定周波数は400

[MHz] であり、最大飽和ドレイン電流 I DSS は8.9 [mA] であった。

26

【0085】また、図18に示す3次相互変調歪抑圧比の利得圧縮量依存性において、3次相互変調歪成分は、400 [MHz] および450 [MHz] の2信号を入力レベルー30 [dBm] で入力した場合に発生する350 [MHz] の3次相互変調歪出力成分とし、信号成分は400 [MHz] の信号を一30 [dBm] で入力した場合の出力成分とした。この18図より明らかなように、利得圧縮量10 [dB]まで3次相互変調歪60 [dBc]以上の性能が得られることがわかる。

【0086】なお、この発明は上記実施例に限定されるものではなく、この発明の趣旨に基付い手種々の変形が可能であり、これらをこの発明の範囲から排除するものではない。

[0087]

【発明の効果】以上、説明したように、この発明の利得制御回路および半導体装置によれば、最大飽和ドレイン電流のばらつきが大きく、電源電圧が小さい場合にも、20 各FETを飽和領域で動作させるのに十分なドレイン・ソース間電圧を設定することができ、かつ、低3次相互変調歪積特性を有し、十分な利得および安定した直流バイアスを同時に得ることができる。また、最大利得を与える電圧から最小利得を与える電圧の範囲が、利得制御回路の電源電圧から接地電圧の範囲内となるため、利得制御の特別な電源が不要となる。さらに、利得制御回路を集積化した半導体装置は、外部端子が少なく、必要とする外付部品が少ないため、組立工程の省力化を図ることができる。

30 【図面の簡単な説明】

【図1】この発明の第1の実施例の利得制御回路の回路 構成図である。

【図2】この発明の第2の実施例の利得制御回路の回路 構成図である。

【図3】この発明の第3の実施例の利得制御回路の回路構成図である。

【図4】この発明の第1の実施例の半導体装置の構成を示す回路図である。

【図5】この発明の第2の実施例の半導体装置の構成を 40 示す回路図である。

【図6】この発明の第3の実施例の半導体装置の構成を示す回路図である。

【図7】この発明の第1の実施例の利得制御回路における出力端子バイアスの最大飽和ドレイン電流依存性を示す図である。

【図8】この発明の第1の実施例の利得制御回路における利得の利得制御電圧依存性を示す図である。

【図9】この発明の第2の実施例の利得制御回路における出力端子バイアスの最大飽和ドレイン電流依存性を示50 す図である。

27

【図10】この発明の第2の実施例の利得制御回路における利得の利得制御電圧依存性を示す図である。

【図11】この発明の第3の実施例の利得制御回路における出力端子バイアスの最大飽和ドレイン電流依存性を示す図である。

【図12】この発明の第3の実施例の利得制御回路における利得の利得制御電圧依存性を示す図である。

【図13】この発明の第1の実施例の半導体装置における利得の利得制御電圧依存性を示す図である。

【図14】この発明の第1の実施例の半導体装置におけ 10 C21 る3次相互変調歪抑圧比の利得圧縮量依存性を示す図で Tr5 ある。 Tr6

【図15】この発明の第2の実施例の半導体装置における利得の利得制御電圧依存性を示す図である。

【図16】この発明の第2の実施例の半導体装置における3次相互変調歪抑圧比の利得圧縮量依存性を示す図である。

【図17】この発明の第3の実施例の半導体装置における利得の利得制御電圧依存性を示す図である。

【図18】この発明の第3の実施例の半導体装置におけ 20 R 2 2 る 3 次相互変調歪抑圧比の利得圧縮量依存性を示す図で R 2 3 ある。 100

【符号の説明】

T r 1	能動負荷として用いる第1のFET
T r 2	増幅器として用いる第2のFET
T r 3	定電流源として用いる第3のFET
T r 4	可変能動負荷として用いる第4のFET
R 1	バイアス設定用ダンピング抵抗
C 1	高周波接地用コンデンサ
T r 1 1	能動負荷として用いる第1のFET

Tr12 増幅器として用いる第2のFET

Tr13 可変能動負荷として用いる第3のFET

28

R11 バイアス設定用ダンピング抵抗

C11 高周波接地用コンデンサ

L11 チョークコイル

Tr21 能動負荷として用いる第1のFET

Tr22 増幅器として用いる第2のFET

Tr23 可変能動負荷として用いる第3のFET

R21 バイアス設定用ダンピング抵抗

C 2 1 結合コンデンサ

Tr5 ソースフォロアとして用いる第5のFET

Tr6 定電流源として用いる第6のFET

R2 利得クランプ用抵抗

R3 電流クランプ用抵抗

Tr14 ソースフォロアとして用いる第4のFET

Tr15 定電流源として用いる第5のFET

R12 電流クランプ用抵抗

Tr24 ソースフォロアとして用いるFET

Tr25 定電流源として用いるFET

R22 利得クランプ用抵抗

R23 電流クランプ用抵抗

100 入力端子

200 出力端子

300 利得制御端子

400 高周波接地端子

500 接地端子


600 電源端子

30


700 チョークコイル用端子


800 結合コンデンサ用端子

【図2】





【図3】








Trl…能動負荷として用いる第1のFETTr2…増幅器として用いる第2のFETTr3…定電流源として用いる第3のFETTr4…可変能動負荷として用いる第4のFETR1…バイアス設定用ダンピング抵抗C1…高周波接地用コンデンサ100…入力端子200…出力端子300…利得制御路子





























フロントページの続き

(72)発明者 中塚 忠良 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

(72)発明者 八木田 秀樹 大阪府門真市大字門真1006番地 松下電器 産業株式会社内